セミナープログラム・タイムスケジュール


1220-1250

開場・受付開始

1250-13:10
開会のご挨拶
Corporate Update of Sequence Design and Product Strategy

シーケンスデザイン()
President and CEO,  Vic Kulkarni

1310-13:55

キーノートスピーチ
SoC低消費電力設計の技術動向」

芝浦工業大学 
工学部 情報工学科
教授  宇佐美 公良 様

13:55-14:25

協賛EDAパートナーセッション
ESL設計動向から見たCyberWorkBench  の位置付けと今後の方針」

NECシステムテクノロジー()
プラットフォーム統括本部  CWB事業推進室
テクニカルマーケティングディレクター  小島 智 様

14:25-14:55
ユーザー事例発表
Platform level power simulation & modeling flow using PowerTheater

Intel Technology India Pvt. Ltd.
Senior Component Design Engineer,
Karthikeyan G.T.

1455-1510

休憩(コーヒーブレイク)

1510-1540

協賛EDAパートナーセッション
Advanced Low Power Design with the Common Power Format

日本ケイデンス・デザイン・システムズ社
インダストリー・アライアンス  ASICプログラム
シニア テクニカル マーケティング マネージャー 鈴木 貞雄 様

1540-1610

ユーザー事例発表
「実設計に適した高速な消費電力解析環境」

東芝マイクロエレクトロニクス()
デザインソリューション統括部
 設計自動化技術開発部 設計メソドロジ担当
グループマネージャー 南 文裕 様

1610-1700

シーケンスデザイン社がご提供する消費電力解析及び消費電力削減機能
Low power Design and Optimization using  Sequence Products

シーケンスデザイン社
Vice President and General Manager,  Tom Miller

1700-1715

協賛メーカーセッション
HPのサーバ・ワークステーションプラットフォームを支えるAMDの最新テクノロジ
〜クアッドコアAMD Opteron (tm) プロセッサ 〜」

日本AMD()
マーケティング本部 プロダクトマーケティング部
部長代理 山野 洋幸 様

1715-1730
質疑応答・閉会のご挨拶
1730

セミナー終了

セミナー内容及びタイムスケジュールは予告なく変更する場合がございます。予めご了承ください。

Copyright© 2007 Sequence Design K.K. All Rights Reserved