シーケンス社が提供しているローパワー・パワーインテグリティソリューション
について、最新の開発状況ならびに協賛ＥＤＡベンダー各社との低消費電力設計
フロー構築事例、およびユーザー事例等を交えてご紹介するローパワーデザイン
およびパワーインテグリティに特化した技術セミナーです。
【主催】シーケンスデザイン株式会社
【協賛】NECシステムテクノロジー株式会社
ケイデンス・デザイン・システムズ社
日本ヒューレット・パッカード株式会社
【日時】2006年12月7日（木）12:30～16:45（12:00受付開始）
【会場】JR東京駅丸の内南口より徒歩３分
コンファレンススクエア・エムプラス
(会議室名：グランド(10F))
（地図）http://www.emplus.jp/access/index.html
【参加費】無料（事前登録制）
定員１１０名
定員になり次第申込みは締切らせていただきます。又、ツールベンダ
およびその代理店の方、学生などのご参加はお断りさせて頂く場合が
あります。あらかじめご了承ください。
◆◆━━━━━━━━━━
セミナー内容及びスケジュール
━━━━━━━━━━◆◆
○１２時００分
～ １２時３０分
開場・受付
○１２時３０分
～ １２時４５分
■
開会挨拶
シーケンスデザイン
President
and CEO
Vic Kulkarni
○１２時４５分
～ １３時３０分
■
キーノートスピーチ：
「システムLSI設計における低消費電力化のチャレンジ」
株式会社
半導体理工学研究センター(STARC)
開発第１部
部長 執行役員
西口 信行 様
○１３時３０分
～ １４時００分
■
協賛ベンダーセッション
「Cベース統合設計環境CyberWorkBenchの設計フローと
消費電力解析機能」
NECシステムテクノロジー株式会社
チーフアーキテクト
若林 一敏 様
○１４時００分
～ １４時３０分
■
ユーザ－事例：
「PowerTheaterによる消費電力解析の評価結果」
キーストリーム株式会社
ＬＳＩ技術部
主任技師
桜井 洋行 様
○１４時３０分
～ １５時００分
■
協賛ベンダーセッション
「An
integrated approach to power optimization
in
semiconductor systems」
Cadence
Design Systems, Inc.
Corporate
Vice President
Dr.
Aurangzeb Khan 様
○１５時００分
～ １５時１５分
休憩
○１５時１５分
～ １６時００分
■
シーケンスデザイン社がご提供するローパワーソリューション
「Low
Power Design from ESL to GDS」
シーケンスデザイン
General
Manager, Silicon Business Unit
CTO
and VP of R&D
Jerry
Frenkil
○１６時００分
～ １６時３０分
■
ユーザー事例：
「CoolTime
を用いた Power
Integrity 解析事例紹介」
株式会社ルネサステクノロジ
製品技術本部
設計技術統括部
ＤＦＭ・ＥＤＡ技術開発部
バックエンド設計技術開発グループ
主任技師
田中 玄一 様
○１６時３０分
～ 午後１６時４５分
■
質疑応答・閉会
◆◆━━━━━━━━━━━━━━━ お申し込み方法
━━━━━━━━━━━━━━━◆◆
以下の項目をご記載の上、担当：百川
amomokawa@sequencedesign.com
宛てに
メールをお送りください。後ほどご登録確認のメールを送付いたします。
1）
ご芳名（+フリガナ）：
2）
貴社名：
3）
ご部署名：
4）
お役職：
5）
ご住所：
6）
Tel:
7）
Email: |
